扫一扫
分享文章到微信
扫一扫
关注官方公众号
至顶头条
这款基于54nm工艺的芯片将使海力士的生产效率比60nm级制程要高50%，同时成本更低。该公司采用了“3D晶体管”架构和“W-DPG”（双闸极，Dual Poly Gate）技术，将使漏电率最小化，在减少了功能的同时可有效地进行性能优化。
该技术将会扩展至DDR3 DRAM上，同时，已通过认证的1Gb DDR2和DDR3芯片将会在明年下半年开始量产。该制程将面向于PC内存、Graphic DRAM（图形DRAM）以及Mobile DRAM（移动DRAM）。
如果您非常迫切的想了解IT领域最新产品与技术信息，那么订阅至顶网技术邮件将是您的最佳途径之一。
京公网安备 11010802021500号