三星发表2bit/单元氮化膜阱结构NAND闪存

三星电子在本周举行的“2006 Symposium On VLSI Technology”上发表了2bit/单元的多值化氮化膜阱结构的NAND型闪存。这是该公司首次有关氮化膜阱结构“TANOS”的多值单元相关发表。

数据写入和擦除电压与浮动栅型一样

三星所开发的2bit（4值）/单元阵列是有关63nm TANOS（TaN-Al2O3-Nitride-Oxide-Silicon）结构的NAND型闪存的。对该公司在2005年12月“International Electron Devices Meeting（IEDM）2005”上发表的1bit（2值）/单元的阵列单元进行了多值化改进。数据写入和擦除电压分别为17V/-19V，写入和擦除时间分别为100μs/10ms，均与同工艺规格的浮动栅闪存相同。

三星将TANOS结构定位于浮动栅结构的后续技术进行了大力开发。另一方面，在NAND闪存市场上与该公司竞争的东芝，则坚持认为浮动栅结构在40nm工艺之后仍可延长寿命。东芝认为浮动栅型的优势是“多值化技术已经形成”，三星如果能以TANOS结构实现2bit/单元技术的话，就有可能左右NAND闪存未来的技术进步。

不过，关于此次的发表，因为“与浮动栅的多值单元相比，写入和擦除余度与数据保持特性较差”（某与会内存技术人员），很多人认为该技术尚处于开发之中。三星也承认这一点，表示“正在进行结构改进，以便提高多值单元的工作性能”（登台演讲的三星技术人员）。

减少来自控制栅的电子注入，加厚沟道氧化膜

氮化膜阱型中，TANOS结构的特征是：与NAND型一样通过周边电路来工作。由于氮化膜型的沟道氧化膜比较厚，因此比较容易确保NAND型所需的数据保持时间。

沟道氧化膜加厚的原因是：向控制栅施加高电压使其工作时，可防止经由inter-poly绝缘膜（IPD: inter-poly dielectric）的电子向ONO（oxide-nitride-oxide）膜的注入现象。在控制栅电极上采用工作参数大的TaN，在IPD中采用高介电率膜的Al₂O₃，通过提高相对于栅电极电子的IPD的能垒而实现了这一点。