闪存设计：从平面向立体的飞跃

很长一段时间以来，NAND一直龟缩在自己二维平面的生存空间当中、并将发展的希望寄托于存储单元尺寸的持续缩小，但从技术层面来看、这样的前进道路已经无法为继。

为了进一步提高闪存芯片的存储容量，惟一可行的方案在于脱离平面束缚、利用三维空间将2D闪存层堆叠并构建出多层芯片结构。

之所以会在技术发展道路上出现死胡同，是因为客户市场要求闪存技术在保持原有芯片尺寸的前提下根据实际负载实现存储容量提升，这就导致了“进一步、退两步”恶性循环的出现。

这种需求真实存在。应用程序工作集大小、需要保留在内存当中的数据以及SAP等利用内存内数据处理机制实现数据库访问速度提升的应用程序——也就是SAP HANA——不断增加，这一切都让市场对于闪存容量的渴求变得愈发迫切。

利用全DRAM构建内存内系统将带来极为高昂的构建成本。而将内存与闪存加以混合则能够在略微牺牲数据访问速度的前提下大幅降低使用成本，这种高性价比解决方案将随着闪存芯片密度的持续提升与每GB成本的不断下降而变得更受欢迎。

除此之外，大数据分析体系要求计算节点集群以并行方式运作、从而成功处理掉PB级别的庞大数据集。利用大量闪存资源来存储这些数据能够给整个数据分析流程带来远超传统磁盘的速度表现。

这两类用例乃至其它场景预计将继续推动客户对于高密度闪存产品的需求，但闪存存储单元尺寸缩减方案却无法跟上如此迅猛的发展节奏。

尺寸缩小已经无以为继

随着闪存存储单元的几何尺寸一步步缩小到20纳米甚至更低水平，尽管访问速度仍能得到持续提升，但发生读取错误的可能性也会进一步增长。除此之外，闪存承受再次写入的能力以及使用寿命或者耐久性都会不断削弱。

我们可以通过更出色的控制器软件来应对读取错误率增长的问题，而准备更多备用存储单元来替代已经损坏且无法正常使用的单元也能够有效解决闪存芯片寿命下降的挑战。然而，这意味着芯片中的错误检查与校正（简称ECC）逻辑会变得越来越复杂，而且其中需要配置的存储单元数量也将被提升到不合理的水平。

从这个角度出发，选择3D NAND设计方案显然更具成本效益以及盈利空间。各制造商通过多种不同途径来实现这一目标，而具体思路的选择则取决于它们各自在2D NAND技术发展过程中遇到的难题与成本挑战。

一般来讲，我们今天所看到的3D芯片使用的并非20纳米或者10纳米级别的存储单元几何尺寸，而更多选择40纳米单元尺寸级别，这是为了能够牺牲一部分存储容量来换取理想的低错误率与出色的使用寿命表现。

此外，制造商们还在尽可能为3D芯片构建理想的制造流程工艺，而且在制造过程中使用单元光蚀刻技术而非其它前沿性方案也能够切实优化产品成本。

NAND家族的三级式结构

当下出售的大部分NAND芯片采用的是多层单元（简称MLC）格式，这意味着每个存储单元能够容纳2bit数据。但TLC（即三层单元）NAND也占据着自己的一席之地，尽管TLC NAND中任意存储单元的工作寿命要比MLC NAND更短。当然，TLC类方案的目标使用场景主要是读取敏感型工作而非写入敏感型应用程序。

MLC 3D NAND往往能够提供两倍甚至三倍于平面NAND芯片的存储容量，而TLC 3D NAND又能够在此基础之上再将容量提升50%左右。有鉴于此，一款20TB MLC 3D NAND产品在采用TLC 3D NAND技术之后将成为30TB存储产品。我们能够想象，众多对闪存容量极度渴求的客户肯定对这样的成果此垂涎不已。

目前市面上常见的3D NAND产品通常为固态盘（简称SSD），且以2.5英寸驱动器的形式接入到服务器以及存储阵列当中。不过芯片就是芯片、无论表现为体积形式也依然是芯片，而且与MLC NAND一样、我们完全可以认为3D NAND将逐步普及到全部闪存产品形式当中，例如M2-格式驱动器、PCIe卡甚至是直接接入到服务器主板上DIMM插槽当中的flashDIMM芯片当中。

当下SanDisk公司已经利用19纳米MLC闪存构建起200GB到40GB UlltraDIMM产品。我们可能会在未来两到三年内迎来容量高达1TB甚至1.5TB的后续版本，而这也预示着服务器设备当中的可用内存资源将因此实现显著增长。

PCIe闪存容量同样有可能实现极为可观的迅猛提升。Memblaze公司刚刚公布了一款利用2D NAND芯片打造的4.8TB PCIe闪存卡产品，而三星则利用其3D V-NAND技术构建起一套容量为3.2TB的NVMePCIe SSD方案。

上述容量很可能借助着3D NAND芯片普及这股东风而进一步翻倍甚至达到现有水平的三倍。而惠普StoreServ 7450目前最高460TB的存储容量则有望借此提升至920TB甚至是1.4PB。

但以上只是我们的初步猜测，目前各供应商还没有就未来发展规划给出任何确切消息。

那么3D NAND技术在制造商眼中又扮演着怎样的角色？

Samsung及其V-NAND技术

三星的3D V-NAND分层示意图

根据三星提供的一份V-NAND发展时间图表，我们看到这家韩国技术巨头自2011/2012年起就开始利用3D NAND替代现有平面闪存方案，而2014年其128Gbit存储芯片也成为2D NAND发展道路上的绝唱。目前，三星已经拿出了一款128Gb 24层闪存产品。

三星公司于去年八月宣称将其24层3D V-NAND芯片投入批量生产，并在前不久公布了一款采用TLC或者每单元3bit闪存技术、且配合40纳米级别制程工艺的1TB 850 EVO SSD 32层V-NAND芯片。

这款产品的耐久性水平为驱动器生命周期中合计可写入数据总量为150TB，且提供为期五年的质保承诺——对于一款客户级SSD而言已经相当出色。

V-NAND发展时间表

三星公司还利用其3D V-NAND技术打造出一款3.2TB NVMePCIe SSD产品。“三星计划通过技术整合方式构建起基于V-NAND的SSD方案，从而在未来实现性能表现、存储密度以及可靠性的全方位提升，”三星电子公司存储营销业务副总裁JeehoBaek指出。

我们认为随着3D NAND技术的不断发展，闪存产品在存储容量方面可能逐步迎来两倍、三倍甚至是四倍的显著提升。当然，SanDisk对于Fusion-io的收购也以10TB ioDrive产品的具体形式给PCIe闪存卡容量带来了积极的提振，而3D NAND技术的介入很有可能让闪存卡顺利迈入20TB甚至是30TB容量的新高度。

SanDisk与东芝

作为SanDisk在闪存代工领域的合作伙伴，东芝公司于2009年6月开发出一款16层32Gb 3D MLC原型闪存芯片，并在两年之后将其正式投放市场。

东芝所采用的技术被其称为P-BICS（即pipe-shaped bit-cost scalable），具体而言是将存储单元以U形方式加以排布。该产品使用的是60纳米单元几何尺寸，这一水平远远落后于目前作为尖端标准的20纳米以下尺寸，而其芯片物理尺寸为10.11毫米 x 15.52毫米。

立体式层堆叠结构必须具备可行的访问机制，而这一目标是通过在不同存储层间创建通孔或者叫垂直通道的方式实现的。为了保证通孔壁的绝缘属性，芯片实际上是由两套八层组件共同构成、其中一套叠放在另一套之上。

约在2012年年末，东芝公司表示其已经打造出一款利用单一50纳米垂直通道实现访问性的16层芯片产品。根据东芝方面的计算，其P-BICS芯片的层数一旦超过15层、其制造成本将比2D闪存芯片（同等容量）更低。

当时东芝公司表示我们将在2013年迎来28Gb与256Gb原型样品，2014年推出工程样品，而批量生产则将在2015年全面展开。2013年，SanDisk公司CEO兼联合创始人Sanjay Mehrotra表示他认为具备实际意义的3D技术成果产品化趋势——指的是BICS类3D NAND技术——将在未来两到三年内逐步实现。

在他看来，当前作为尖端制程工艺的19纳米单元尺寸将在2D NAND当中得到进一步缩小，随后平面设计思路开始遭遇发展瓶颈并逐渐淡出主流视野。到那个时候，推动3D NAND的换代过渡才更具盈利空间。

东芝P-BICS 3D NAND概念图