三星：利用3-bit垂直NAND成功缩减编程时间

韩国闪存代工巨头三星已经在本届闪存记忆体峰会上宣布，将把3-bit（即TLC）闪存引入其V-NAND产品线。

该产品采用TLC NAND 32层设计，作为三层存储单元、TLC与当前企业级NAND产品中所使用的MLC或者称为每单元2 bit的二层单元设计完全不同。

TLC NAND在数据访问速度上无法与MLC相媲美、使用寿命也有所妥协，其全盘写入次数只能达到几百次。也就是说，它需要与复杂的控制器技术相匹配才能获得理想的使用寿命。

我们并没有参加三星的展示活动，但根据一篇相关报道，三星宣称与普通平面TLC芯片相比，其TLC V-NAND能够将编程时间降低达50%、运转功耗也将缩减约四成。

三星方面指出，TLC 32层V-NAND SSD产品将很快投放市场，其技术成果将一举突破10纳米制程工艺这一制造瓶颈。我们对于新推出的V-NAND将采用10纳米单元设计表示怀疑，也许30纳米级别还更为可信。

据推测，新产品将被命名为850 EVO。结合我们掌握的情况，“很快”面世意味着其上市时间将在今年年底之前，甚至很可能抢在十一月份之前。这款设备能够提供1TB甚至更高——也许是4TB——存储容量，而且适合处理长效存储内容，除非三星公司能够真正通过管理控制机制在每天写满全盘的条件下使其具备三到五年的使用寿命。

三星也在努力降低其SSD新品的写入延迟，前提是访问主机能够与该SSD的控制器配合起来实现写入优化目标。根据该公司的说法，要想让这套方案进入主流市场、他们还需要为其打造标准化接口。