美光放大招：公布500+层3D NAND闪存发展路线图

美光正在开发232层3D NAND，并就500层以上闪存制定发展路线图。

所谓3D NAND，就是通过在垂直堆栈中将多组存储单元相互层叠以实现容量递增。闪存芯片内的层数越多，总存储容量就越大。目前各大厂商均在制造100层以上芯片，而且各自完成了更高层数的闪存发展布局。

昨天，西部数据刚刚透露正着手生产162层NAND，200层以上芯片也即将与用户见面。

美光则在5月12日的投资者日活动中，透露了其NAND及DRAM发展路线图的详细信息。该公司正在批量生产176层闪存芯片，而作为第五代3D NAND的此款芯片将在2022年之内完成自己的历史使命。

美光在活动中公布了大量幻灯片，可以看到其开发计划已经延伸至500层以上芯片，只是尚未披露具体时间表：

其中双堆叠技术是指将两块3D NAND裸片堆叠在一起，构成所谓“串堆叠”结构。这种设计能够克服半导体制造中的常见难题，例如通过蚀刻在多个层之间添加沟道孔。层数越多、孔深越大，可能导致沟道孔侧壁变形，影响NAND单元的正常工作。

美光表示，他们目前专注于QLC（四层单元）NAND的研发，并未提到西部数据正在研究、Soldigm已着手开发的PLC（五层单元）设计。我们认为这主要是因为美光较为谨慎，而非否定PLC NAND的可行性。

下表比较了各家NAND厂商间3D NAND产品的分层设计、发展历史和未来计划：

同一行闪存方案的起始制造日期基本接近

西数目前的3D NAND总层数略逊一筹，但212层与SK海力士的238层和美光的232层相比差异不大。更重要的是，西数产品在长、宽单元尺寸上更为小巧，只需要增加芯片高度就能容纳更多个层。这两项技术相结合，意味着西部完全可以在层数更低的情况下，将存储密度提高到等于甚至超越竞争对手的水平。

西数还有另一个隐性优势：每个层的构建都对应着一组制造工艺，因此涉及232组工艺的芯片在生产周期上必然长于212层设计。但除了工艺量，晶圆良品率、制造成本、芯片密度价格、耐用性和性能等指标也将最终闪存产品的成本与售价。

美光宣称，其232层技术已代表世界上最先进的NAND：

CuA = CMOS阵列

幻灯片中还展示了一款1 Tb （128 TB）的TLC芯片。美光在演示中并未提到分区SSD（ZNS SSD），但对外部控制器有所涉及，暗示NAND/SSD控制器将运行在主机系统内——这正是分区SSD的必要前提。预计采用232层NAND的SSD产品将在2022年年底出货。

本次投资者日活动并不涉及存储级内存，例如美光曾为英特尔制造的3D XPoint。但活动中美光谈到了CXL（Computer eXpress Link），而且其中一张幻灯片还在CXL连线的顶端出现了所谓“新兴内存”（emerging memory）字样：

活动中同样披露了“新型内存架构”和“CXL路线图专注于客户共同创新”的说法，但目前仍意义不明。根据猜测，这可能是说会推出专为客户定制、与CXL相关的存储设备。我们认为幻灯片中提到的“新兴内存”和“新型内存架构”可能指向存储级内存和/或3D DRAM。

Solidigm、西部数据和美光的NAND路线图，再次证明NAND和SSD技术及市场仍然保持着健康与活力。未来，我们还将迎来不断增长的闪存存储容量与数据传输速度。